PATENT ABSTRACTS OF JAPAN

(11) Publication number:

11-136121

(43) Date of publication of application: 21.05.1999

(51) Int. CI.

H03K 19/0948 H01L 27/118 H03K 19/173

(21) Application number: 09-299159

(71) Applicant: MITSUBISHI ELECTRIC CORP

(22) Date of filing:


30, 10, 1997

(72) Inventor: HAYAKAWA YASUSHI

(54) SEMICONDUCTOR INTEGRATED CIRCUIT, MACRO CELL, BASIC CELL AND TRANSISTOR ARRAY

(57) Abstract:

PROBLEM TO BE SOLVED: To perform a high-speed operation at a low voltage without malfunctioning of a semiconductor integrated circuit. SOLUTION: A transistor pair composed of a first PMOS transistor 11 and a first NMOS transistor 13 and another transistor pair composed of a second PMOS transistor 12 and a second NMOS transistor 14 are arranged in a columnar direction. Adjacent to the first and second PMOS transistors, a PMOS transistor 21 for power supply control and a nonuse PMOS transistor 22 are arranged in the columnar direction while aligning the position of gate electrodes with the gate electrodes 15 and 16. Also, adjacent to the first and second MOS transistors, an NMOS transistor 23 for the power supply control and an non-use NMOS transistor 24 are arranged in the columnar direction while aligning the position of the gate electrodes with the gate electrodes 17 and 18.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application] [Patent number]

[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998, 2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-136121

(43)公開日 平成11年(1999)5月21日

(51) Int.Cl.6	酸別配号	FΙ		·
H03K	19/0948	H03K	19/094	В
H01L	27/118		19/173	
H03K	19/173	H01L	21/82	M

審査請求 未請求 請求項の数15 OL (全 17 頁)


(21)出願番号	特願平9-299159	(71)出願人 000006013
(==, ,==, ,==, ,==, ,==, ,==, ,==, ,==,		三菱電機株式会社
(22)出顧日	平成9年(1997)10月30日	東京都千代田区丸の内二丁目2番3号
		(72)発明者 早川 康
		東京都千代田区丸の内二丁目2番3号 三
		菱電機株式会社内
		(74)代理人 弁理士 田澤 博昭 (外1名)

(54) 【発明の名称】 半導体集積回路、マクロセル、基本セルおよびトランジスタアレイ

(57)【要約】

【課題】 半導体集積回路が誤動作を起こす課題があった。

【解決手段】 第1のPMOSトランジスタ11,第1のNMOSトランジスタ13から成るトランジスタペアと第2のPMOSトランジスタイアとが列方向に配置され、第1,第2のPMOSトランジスタに隣接して、ゲート電極15,16とゲート電極の位置を揃えて、電源制御用PMOSトランジスタ21と不使用PMOSトランジスタ22とが列方向に配置されている。 第1,第2のNMOSトランジスタに隣接して、ゲート電極17,18とゲート電極の位置を揃えて、電源制御用NMOSトランジスタ23と不使用NMOSトランジスタ24とが列方向に配置されている。



2

【特許請求の範囲】

【請求項1】 低しきい値のMOSトランジスタと該低しきい値のMOSトランジスタよりしきい値が高い高しきい値のMOSトランジスタとを用いて形成されたマクロセルから構成されたことを特徴とする半導体集積回路。

1

【請求項3】 低しきい値のMOSトランジスタと該低 しきい値のMOSトランジスタよりしきい値が高い高し きい値のMOSトランジスタとから構成されたことを特 徴とする基本セル。

【請求項4】 行方向にゲート電極の位置を揃えて順に配置された、1または複数の高しきい値のMOSトランジスタ、1または複数の低しきい値のMOSトランジスタおよび1または複数の高しきい値のMOSトランジスタから成るトランジスタ群を列方向に複数配置して構成されたことを特徴とする請求項3記載の基本セル。

【請求項5】 行方向にゲート電極の位置を揃えて順に配置された、低しきい値のMOSトランジスタよりしきい値が高い1または複数の高しきい値のMOSトランジスタ、1または複数の低しきい値のMOSトランジスタよりしきい値が高い1または複数の高しきい値のNMOSトランジスタよりしきい値が高い1または複数の高しきい値のNMOSトランジスタから成るトランジスタ群を列方向に複数配置した構成の基本セルを、行方向に隣接する2つの基本セルのうちの一方の基本セルの高しきい値のPMOSトランジスタと他方の基本セルの高しきい値のPMOSトランジスタとが対向するようにマトリクス状に配置して構成されたことを特徴とするトランジスタアレイ。

【請求項6】 行方向にゲート電極の位置を揃えて順に配置された、低しきい値のMOSトランジスタよりしきい値が高い1または複数の低しきい値のMOSトランジスタ、1または複数の低しきい値のMOSトランジスタよりしきい値が高い1または複数の高しきい値のNMOSトランジスタおよび低しきい値のNMOSトランジスタが高い1または複数の高しきい値のNMOSトランジスタが高いるトランジスタ群を列方向に複数配置した構成の基本セルを、行方向に隣接する2つの基本セルの高しきい値のPMOSトランジスタと他方の基本セルの高しきい値のPMOSトランジスタとが対向するか、あるいは行方向に隣接する2つの基本セルのうちの一方の基本セルの高しきい値のNMOSトランジスタと他方の基本セルの高しきい値のNMOSトランジスタとが対向するようにマトリクス状に配置して構成されたことを特徴とするトランジスタアレイ。

【簡求項7】 CMOS論理回路に電流を供給する経路 に電源制御回路が設けられた半導体集積回路において、 低しきい値のMOSトランジスタと該低しきい値のMO 50 Sトランジスタよりしきい値が高くかつゲート長が大きい高しきい値のMOSトランジスタとを用いて形成されたマクロセルから構成され、

上記CMOS論理回路が上記低しきい値のMOSトランジスタを用いて形成され、上記電源制御回路が上記高しきい値のMOSトランジスタを用いて形成されたことを特徴とする半導体集積回路。

【請求項8】 CMOS論理回路に電流を供給する経路 に電源制御回路が設けられた半導体集積回路を形成する ためのマクロセルにおいて、

低しきい値のMOSトランジスタと該低しきい値のMO Sトランジスタよりしきい値が高くかつゲート長が大き い高しきい値のMOSトランジスタとを用いて形成さ れ、

上記CMOS論理回路が上記低しきい値のMOSトランジスタを用いて形成され、上記電源制御回路が上記高しきい値のMOSトランジスタを用いて形成されることを特徴とするマクロセル。

【簡求項9】 CMOS論理回路に電流を供給する経路 に電源制御回路が設けられた半導体集積回路を形成するためのマクロセルを形成するための基本セルにおいて、低しきい値のMOSトランジスタと該低しきい値のMOSトランジスタよりしきい値が高くかつゲート長が大きい高しきい値のMOSトランジスタとから構成され、上記CMOS論理回路が上記低しきい値のMOSトランジスタを用いて形成され、上記電源制御回路が上記高しきい値のMOSトランジスタを用いて形成されることを特徴とする基本セル。

【請求項10】 CMOS論理回路に電流を供給する経 0 路に電源制御回路が設けられた半導体集積回路におい て、

低しきい値の第MのMOSトランジスタと該第MのMOSトランジスタよりゲート長が大きい低しきい値の第NのMOSトランジスタとを用いて形成されたマクロセルから構成され、

上記CMOS論理回路が上記第MのMOSトランジスタを用いて形成され、上記電源制御回路が上記第NのMOSトランジスタを用いて形成されたことを特徴とする半導体集積回路。

10 【請求項11】 CMOS論理回路に電流を供給する経路に電源制御回路が設けられた半導体集積回路を形成するためのマクロセルにおいて、

低しきい値の第MのMOSトランジスタと該第MのMOSトランジスタよりゲート長が大きい低しきい値の第NのMOSトランジスタとを用いて形成され、

上記CMOS論理回路が上記第MのMOSトランジスタを用いて形成され、上記電源制御回路が上記第NのMOSトランジスタを用いて形成されることを特徴とするマクロセル。

7 【請求項12】 CMOS論理回路に電流を供給する経

路に電源制御回路が設けられた半導体集積回路を形成す るためのマクロセルを形成するための基本セルにおい て、

3

低しきい値の第MのMOSトランジスタと該第MのMO Sトランジスタよりゲート長が大きい低しきい値の第N のMOSトランジスタとから構成され、

上記CMOS論理回路が上記第MのMOSトランジスタ を用いて形成され、上記電源制御回路が上記第NのMO Sトランジスタを用いて形成されることを特徴とする基 本セル。

【請求項13】 行方向にゲート電極の位置を揃えて順 に配置された、1または複数の第NのMOSトランジス タ、1または複数の第MのMOSトランジスタおよび1 または複数の第NのMOSトランジスタから成るトラン ジスタ群を列方向に複数配置して構成されたことを特徴 とする請求項12記載の基本セル。

【請求項14】 CMOS論理回路に電流を供給する経 路に電源制御回路が設けられた半導体集積回路を形成す るためのトランジスタアレイにおいて、

行方向にゲート電極の位置を揃えて類に配置された、第 20 MのMOSトランジスタよりゲート長が大きい1または 複数の低しきい値の第NのPMOSトランジスタ、1ま たは複数の低しきい値の第MのMOSトランジスタおよ び第MのMOSトランジスタよりゲート長が大きい1ま たは複数の低しきい値の第NのNMOSトランジスタか ら成るトランジスタ群を列方向に複数配置した構成の基 本セルを、行方向に隣接する2つの基本セルのうちの一 方の基本セルの第NのPMOSトランジスタと他方の基 本セルの第NのNMOSトランジスタとが対向するよう にマトリクス状に配置して構成され、

上記CMOS論理回路が上記第MのMOSトランジスタ を用いて形成され、上記電源制御回路が上記第NのPM OSトランジスタおよび上記第NのNMOSトランジス 夕を用いて形成されることを特徴とするトランジスタア レイ。

【請求項15】 CMOS論理回路に電流を供給する経 路に電源制御回路が設けられた半導体集積回路を形成す るためのトランジスタアレイにおいて、

行方向にゲート電極の位置を揃えて順に配置された、第 MのMOSトランジスタよりゲート長が大きい1または 40 複数の低しきい値の第NのPMOSトランジスタ、1ま たは複数の低しきい値の第MのMOSトランジスタおよ び第MのMOSトランジスタよりゲート長が大きい1ま たは複数の第Nの低しきい値のNMOSトランジスタか ら成るトランジスタ群を列方向に複数配置した構成の基 本セルを、行方向に隣接する2つの基本セルのうちの一 方の基本セルの第NのPMOSトランジスタと他方の基 本セルの第NのPMOSトランジスタとが対向するか、 あるいは行方向に隣接する2つの基本セルのうちの一方 の基本セルの第NのNMOSトランジスタと他方の基本 50

セルの第NのNMOSトランジスタとが対向するように マトリクス状に配置して構成され、

上記CMOS論理回路が上記第MのMOSトランジスタ を用いて形成され、上記電源制御回路が上記第NのPM OSトランジスタおよびまたは上記第NのNMOSトラ ンジスタを用いて形成されることを特徴とするトランジ スタアレイ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、低電圧で高速動 10 作が可能な半導体集積回路、この半導体集積回路を形成 するためのマスタスライス方式のマクロセル、このマク ロセルを形成するための基本セルおよびこの基本セルを マトリクス状に配置した構成のトランジスタアレイに関 するものである。

[0002]

30

【従来の技術】近年、半導体集積回路を低電圧で高速動 作させることが進められている。低電圧で高速動作が可 能な半導体集積回路として、MT-CMOS(Mult i-Threshold CMOS) 回路がある。

【0003】MT-CMOS回路は、非動作時のリーク 電流は大きいが高速動作が可能な低しきい値のMOSト ランジスタと動作速度は遅いが非動作時のリーク電流の 小さい高しきい値のMOSトランジスタとを用いて形成 される回路である。

【0004】例えば、MT-CMOS回路として、CM OS論理回路を低しきい値のMOSトランジスタを用い て形成し、CMOS論理回路に電流を供給する経路に高 しきい値のMOSトランジスタを用いて形成した電源制 御回路を設けたものがある。

【0005】より具体的には、MT-CMOS回路とし て、高電位電源線と低電位電源線との間に、低しきい値 のPMOSトランジスタと低しきい値のNMOSトラン ジスタとを用いて形成したCMOS論理回路を接続し、 高電位電源線と高電位電源との間に高しきい値のPMO Sトランジスタを用いて形成した高電位側の電源制御回 路を接続し、低電位電源線と低電位電源との間に高しき い値のNMOSトランジスタを用いて形成した低電位側 の電源制御回路を接続して構成したものがある。

【0006】このようなMT-CMOS回路では、CM OS論理回路を低しきい値のMOSトランジスタを用い て形成しているので、低電圧で高速動作が実現できる。 また、CMOS論理回路に電流を供給する経路に高しき い値のMOSトランジスタを用いて形成した電源制御回 路を設けているので、非動作時に、CMOS論理回路か らのリーク電流を小さくすることができる。

【0007】図7は、例えばCMOS論理回路が2入力 NAND回路とインパータ回路とから成り、高電位側の 電源制御回路が高しきい値のPMOSトランジスタ1個 から成り、低電位側の電源制御回路が高しきい値のNM

6

OSトランジスタ1個から成るMT-CMOS回路の回 路図である。図7において、101は高電位電源線、1 02は低電位電源線、103は高電位電源線101と低 館位電源線102との間に接続された2入力NAND回 路、104は高電位電源線101と低電位電源線102

5

との間に接続されたインバータ回路、105は高電位電 源 (VDD)、106は低電位電源(GND)、107 は高電位電源線101と高電位電源105との間に接続 された髙しきい値(例えば、しきい値の絶対値が0.7 V程度;以下、同様)の電源制御用PMOSトランジス 夕、108は低電位電源線102と低電位電源106と の間に接続された髙しきい値の電源制御用NMOSトラ ンジスタである。電源制御用PMOSトランジスタ10 7のゲートには電源制御用のActive信号が入力 し、電源制御用NMOSトランジスタ108のゲートに

【0008】2入力NAND回路103において、10 9, 110は低しきい値(例えば、しきい値の絶対値が 0. 2 V程度;以下、同様)の第1,第2のPMOSト ランジスタ、111,112は低しきい値の第1,第2 のNMOSトランジスタである。

はその相補信号(以下、Activeパー信号という)

が入力する。

【0009】インパータ回路104において、113は 低しきい値の第3のPMOSトランジスタ、114は低 しきい値の第3のNMOSトランジスタである。

[0010] 図8はMT-CMOS回路から成る従来の 半導体集積回路の構成図である。図8において、121 は半導体基板、122はMT-CMOS回路が形成され ている内部領域、123は入出力パッファ用セルが形成 されている周辺領域、124は内部領域122のうち、 低しきい値のMOSトランジスタが形成されている低し・ きい値MOSトランジスタ領域、125は内部領域12 2のうち、高しきい値のMOSトランジスタが形成され ている高しきい値MOSトランジスタ領域、126は低 しきい値MOSトランジスタ領域124において、低し きい値のMOSトランジスタを用いて形成されたマクロ セル、127は高しきい値MOSトランジスタ領域12 5 において、高しきい値のMOSトランジスタを用いて 形成された髙しきい値MOSトランジスタ回路、128 はマクロセル126間を接続するセル間配線、129は 40 マクロセル126と高しきい値MOSトランジスタ回路 127とを接続する領域間配線である。

【0011】この場合、マクロセル126間をセル間配 線128で接続することによりCMOS論理回路が形成 され、高しきい値MOSトランジスタ回路127を用い て高電位側および低電位側の電源制御回路が形成され、 マクロセル126と高しきい値MOSトランジスタ回路 127とを領域間配線129で接続してMT-CMOS 回路が形成されている。ただし、1個のマクロセルを用 いてCMOS論理回路が形成される場合もある。

[0012] 図9は特開平8-18021号公報に示さ れた、MT-CMOS回路から成る従来の半導体集積回 路の構成図である。図9において、131は半導体基 板、132はMT-CMOS回路が形成されている内部 領域、133は入出力バッファ用セル133aが形成さ れている周辺領域、134は内部領域132のうち、低 しきい値のMOSトランジスタを用いて形成された基本 セル134aがマトリクス状に配置されている低しきい 値MOSトランジスタ領域、135は内部領域132の うち、高しきい値のMOSトランジスタを用いて形成さ れた基本セル135aが一列又はマトリクス状に配置さ れている高しきい値MOSトランジスタ領域である。

【0013】この場合も、上記の場合と同様に、低しき い値MOSトランジスタ領域134において低しきい値 のMOSトランジスタを用いて形成されたマクロセル間 をセル間配線で接続することによりCMOS論理回路が 形成され、高しきい値MOSトランジスタ領域135に おいて高しきい値のMOSトランジスタを用いて形成さ れた高しきい値MOSトランジスタ回路を用いて高電位 側および低電位側の電源制御回路が形成され、マクロセ ルと高しきい値MOSトランジスタ回路とを領域間配線 で接続してMT-CMOS回路が形成されている。ただ し、1個のマクロセルを用いてCMOS論理回路が形成 される場合もある。

【0014】以下、MT-CMOS回路から成る従来の 半導体集積回路として、CMOS論理回路が1個のマク ロセルを用いて形成され、高電位側および低電位側の電 **源制御回路が髙しきい値MOSトランジスタ回路を用い** て形成され、CMOS論理回路が2入力NAND回路か ら成り、高電位側の電源制御回路が高しきい値のPMO Sトランジスタから成り、低電位側の電源制御回路が高 しきい値のNMOSトランジスタから成る回路(図7中 の四角形で囲んだX部分に相当する回路)を形成した場 合について説明する。

【0015】図10は従来のマクロセルの構成図であ る。図10において、141,142は低しきい値の第 1, 第2のPMOSトランジスタ、143, 144は低 しきい値の第1,第2のNMOSトランジスタ、14 5, 146は第1, 第2のPMOSトランジスタ14 1. 142のゲート電極、147, 148は第1, 第2 のNMOSトランジスタ143、144のゲート電極、 149は第1, 第2のPMOSトランジスタ141, 1 42のソース又はドレインとして機能する拡散領域、1 50は第1、第2のNMOSトランジスタ143、14 4のソース又はドレインとして機能する拡散領域、15 1は高電位電源線、152は低電位電源線、153~1 58は第1~第6の導電性配線、159はピアホールで ある。第1の導館性配線153には2入力NAND回路 への一方の入力信号が入力し、第2の導電性配線154 には2入力NAND回路への他方の入力信号が入力し、

第3の導電性配線155には2入力NAND回路からの出力信号が出力する。図10中のA、B、Yは図7中のA、B、Yと対応している。なお、図10には、図を簡略化するため、第1~第6の導電性配線153~158の上層に形成される配線は図示していない。

【0016】図11は従来の高しきい値MOSトランジ スタ回路の構成図である。図11において、161は高 しきい値の電源制御用PMOSトランジスタ、162は 髙しきい値の不使用PMOSトランジスタ、163は髙 しきい値の電源制御用NMOSトランジスタ、164は 高しきい値の不使用NMOSトランジスタ、165は電 源制御用PMOSトランジスタ161のゲート電極、1 66は不使用PMOSトランジスタ162のゲート電 極、167は電源制御用NMOSトランジスタ163の ゲート電極、168は不使用PMOSトランジスタ16 4のゲート電極、169は電源制御用PMOSトランジ スタ161のソース又はドレインとして機能する拡散領 域、170は電源制御用NMOSトランジスタ163の ソース又はドレインとして機能する拡散領域、171は 高電位電源と接続している電源線、172は低電位電源 と接続している電源線、173~178は第7~第12 の導電性配線、179はピアホールである。第7の導電 性配線173には電源制御用PMOSトランジスタ16 1のゲート電極165への電源制御用のActive信 号が入力し、第8の導電性配線174には電源制御用N MOSトランジスタ163のゲート電極167へのAc tiveバー信号が入力する。第9の導電性配線175 は図10中の高電位電源線151と接続し、第10の導 電性配線176は図10中の低電位電源線152と接続 する。第9,第10の導電性配線175,176は図8 中の領域間配線129に相当する。なお、図11には、 図を簡略するため、第7~第12の導電性配線173~ 178の上層に形成される配線は図示していない。

【0017】次に図7を参照してMT-CMOS回路の動作について説明する。MT-CMOS回路は、通常動作時と非動作時との2つの動作モードがある。

【0018】通常動作時には、Active信号を "H"、Activeパー信号を"L"とする。これによって、電源制御用PMOSトランジスタ107および 電源制御用NMOSトランジスタ108が導通し、高電 40 位電源線101が高電位電源105と等電位にパイアス され、低電位電源線102が低電位電源106と等電位にパイアスされ、2入力NAND回路103およびインパータ回路104に電源が供給される。このとき、2入力NAND回路103およびインパータ回路104は通常のCMOS回路と同じ動作をする。

[0019] 非動作時には、Active信号を "L"、Activeパー信号を"H"とする。これに よって、電源制御用PMOSトランジスタ107および 電源制御用NMOSトランジスタ108が非導通とな り、高電位電源線101および低電位電源線102がフローティング状態となり、2入力NAND回路103およびインバータ回路104への電源の供給が停止される。このとき、2入力NAND回路103およびインバータ回路104からのリーク電流がカットされる。

[0020]

【発明が解決しようとする課題】従来の半導体集積回路は以上のように構成されているので、低しきい値のMOSトランジスタを用いて形成されたCMOS論理回路と、高しきい値のMOSトランジスタを用いて形成された電源制御回路とを接続する配線が長くなる。すなわち、CMOS論理回路と電源制御回路とを接続する配線の抵抗が大きくなる。従って、電源制御回路を介してCMOS論理回路に供給する電源の電位が低くなり、半導体集積回路が誤動作を起こすという課題があった。

[0021] この発明は上記のような課題を解決するためになされたもので、配線長に起因する誤動作が起こらず、かつ低電圧で高速動作が可能な半導体集積回路を得ることを目的とする。

0 【0022】また、この発明はこの半導体集積回路を形成するためのマスタスライス方式のマクロセルを得ることを目的とする。

【0023】さらに、この発明はこのマクロセルを形成するための基本セルを得ることを目的とする。

【0024】さらに、この発明はこの基本セルをマトリクス状に配置した構成のトランジスタアレイを得ることを目的とする。

[0025]

【課題を解決するための手段】この発明に係る半導体集積回路は、低しきい値のMOSトランジスタとこの低しきい値のMOSトランジスタよりしきい値が高い高しきい値のMOSトランジスタとを用いて形成されたマクロセルから構成されたものである。

【0026】この発明に係るマクロセルは、低しきい値のMOSトランジスタとこの低しきい値のMOSトランジスタよりしきい値が高い高しきい値のMOSトランジスタとを用いて形成されたものである。

【0027】この発明に係る基本セルは、低しきい値のMOSトランジスタとこの低しきい値のMOSトランジスタよりしきい値が高い高しきい値のMOSトランジスタとから構成されたものである。

【0028】この発明に係る基本セルは、行方向にゲート電極の位置を揃えて順に配置された、1または複数の高しきい値のMOSトランジスタ、1または複数の低しきい値のMOSトランジスタおよび1または複数の高しきい値のMOSトランジスタ群を列方向に複数配置して構成されたものである。

【0029】この発明に係るトランジスタアレイは、行 方向にゲート電極の位置を揃えて順に配置された、低し きい値のMOSトランジスタよりしきい値が高い1また

は複数の高しきい値のPMOSトランジスタ、1または 複数の低しきい値のMOSトランジスタおよび低しきい 値のMOSトランジスタよりしきい値が高い1または複 数の高しきい値のNMOSトランジスタから成るトラン ジスタ群を列方向に複数配置した構成の基本セルを、行 方向に隣接する2つの基本セルのうちの一方の基本セル の高しきい値のPMOSトランジスタと他方の基本セル の高しきい値のNMOSトランジスタとが対向するよう にマトリクス状に配置して構成されたものである。

【0030】この発明に係るトランジスタアレイは、行 10 方向にゲート電極の位置を揃えて順に配置された、低し きい値のMOSトランジスタよりしきい値が高い1また は複数の高しきい値のPMOSトランジスタ、1 または 複数の低しきい値のMOSトランジスタおよび低しきい 値のMOSトランジスタよりしきい値が高い1または複 数の高しきい値のNMOSトランジスタから成るトラン ジスタ群を列方向に複数配置した構成の基本セルを、行 方向に隣接する2つの基本セルのうちの一方の基本セル の高しきい値のPMOSトランジスタと他方の基本セル の高しきい値のPMOSトランジスタとが対向するか、 あるいは行方向に隣接する2つの基本セルのうちの一方 の基本セルの高しきい値のNMOSトランジスタと他方 の基本セルの高しきい値のNMOSトランジスタとが対 向するようにマトリクス状に配置して構成されたもので ある。

【0031】この発明に係る半導体集積回路は、低しき い値のMOSトランジスタとこの低しきい値のMOSト ランジスタよりしきい値が高くかつゲート長が大きい高 しきい値のMOSトランジスタとを用いて形成されたマ クロセルから構成され、CMOS論理回路が低しきい値 *30* のMOSトランジスタを用いて形成され、電源制御回路 が高しきい値のMOSトランジスタを用いて形成された ものである。

【0032】この発明に係るマクロセルは、低しきい値 のMOSトランジスタとこの低しきい値のMOSトラン ジスタよりしきい値が高くかつゲート長が大きい高しき い値のMOSトランジスタとを用いて形成され、CMO S論理回路が低しきい値のMOSトランジスタを用いて 形成され、電源制御回路が高しきい値のMOSトランジ スタを用いて形成されるものである。

【0033】この発明に係る基本セルは、低しきい値の MOSトランジスタとこの低しきい値のMOSトランジ スタよりしきい値が高くかつゲート長が大きい高しきい 値のMOSトランジスタとから構成され、CMOS論理 回路が低しきい値のMOSトランジスタを用いて形成さ れ、電源制御回路が高しきい値のMOSトランジスタを 用いて形成されるものである。

【0034】この発明に係る半導体集積回路は、低しき い値の第MのMOSトランジスタとこの第MのMOSト ランジスタよりゲート長が大きい低しきい値の第NのM

OSトランジスタとを用いて形成されたマクロセルから 構成され、CMOS論理回路が第MのMOSトランジス タを用いて形成され、電源制御回路が第NのMOSトラ ンジスタを用いて形成されたものである。

【0035】この発明に係るマクロセルは、低しきい値 の第MのMOSトランジスタとこの第MのMOSトラン ジスタよりゲート長が大きい低しきい値の第NのMOS トランジスタとを用いて形成され、CMOS論理回路が 第MのMOSトランジスタを用いて形成され、電源制御 回路が第NのMOSトランジスタを用いて形成されるも のである。

【0036】この発明に係る基本セルは、低しきい値の 第MのMOSトランジスタとこの第MのMOSトランジ スタよりゲート長が大きい低しきい値の第NのMOSト ランジスタとから構成され、CMOS論理回路が第Mの MOSトランジスタを用いて形成され、電源制御回路が 第NのMOSトランジスタを用いて形成されるものであ

【0037】この発明に係る基本セルは、行方向にゲー ト電極の位置を揃えて順に配置された、1または複数の 第NのMOSトランジスタ、1または複数の第MのMO Sトランジスタおよび1または複数の第NのMOSトラ ンジスタから成るトランジスタ群を列方向に複数配置し て構成されたものである。

【0038】この発明に係るトランジスタアレイは、行 方向にゲート電極の位置を揃えて順に配置された、第M のMOSトランジスタよりゲート長が大きい1または複 数の低しきい値の第NのPMOSトランジスタ、1また は複数の低しきい値の第MのMOSトランジスタおよび 第MのMOSトランジスタよりゲート長が大きい1また は複数の低しきい値の第NのNMOSトランジスタから 成るトランジスタ群を列方向に複数配置した構成の基本 セルを、行方向に隣接する2つの基本セルのうちの一方 の基本セルの第NのPMOSトランジスタと他方の基本 セルの第NのNMOSトランジスタとが対向するように マトリクス状に配置して構成され、CMOS論理回路が 第MのMOSトランジスタを用いて形成され、電源制御 回路が第NのPMOSトランジスタおよび第NのNMO Sトランジスタを用いて形成されるものである。

【0039】この発明に係るトランジスタアレイは、行 方向にゲート電極の位置を揃えて順に配置された、第M のMOSトランジスタよりゲート長が大きい1または複 数の低しきい値の第NのPMOSトランジスタ、 1 また は複数の低しきい値の第MのMOSトランジスタおよび 第MのMOSトランジスタよりゲート長が大きい1また は複数の第Nの低しきい値のNMOSトランジスタから 成るトランジスタ群を列方向に複数配置した構成の基本 セルを、行方向に隣接する2つの基本セルのうちの一方 の基本セルの第NのPMOSトランジスタと他方の基本 セルの第NのPMOSトランジスタとが対向するか、あ 50

るいは行方向に隣接する2つの基本セルのうちの一方の基本セルの第NのNMOSトランジスタと他方の基本セルの第NのNMOSトランジスタとが対向するようにマトリクス状に配置して構成され、CMOS論理回路が第MのMOSトランジスタを用いて形成され、電源制御回路が第NのPMOSトランジスタおよびまたは第NのNMOSトランジスタを用いて形成されるものである。

11

[0040]

【発明の実施の形態】以下、この発明の実施の一形態を 説明する。

実施の形態1.この発明の実施の形態1では、CMOS 論理回路が非動作時のリーク電流は大きいが高速動作が 可能な低しきい値のMOSトランジスタを用いて形成され、CMOS論理回路に電流を供給する経路に動作速度 は遅いが非動作時のリーク電流の小さい高しきい値のM OSトランジスタを用いて形成された電源制御回路が設 けられている半導体集積回路について説明する。

【0041】図1はこの発明の実施の形態1による半導体集積回路の構成図である。図1において、1は半導体基板、2は半導体集積回路が形成されている内部領域、3は入出力パッファ用セルが形成されている周辺領域、4は内部領域2において、低しきい値のMOSトランジスタと高しきい値のMOSトランジスタとを用いて形成されたマクロセル、5はマクロセル4間を接続するセル間配線である。内部領域2には高しきい値のMOSトランジスタとが形成されている。

【0042】この場合、マクロセル4間をセル間配線5で接続することにより、低しきい値のMOSトランジスタを用いて形成されたCMOS論理回路と、高しきい値のMOSトランジスタを用いて形成された高電位側および低電位側の電源制御回路と、CMOS論理回路と電源制御回路とを用いて形成された半導体集積回路とが形成されている。ただし、1個のマクロセルでCMOS論理回路並びに高電位側および低電位側の電源制御回路とが形成される場合もある。すなわち、1個のマクロセルで半導体集積回路が形成される場合もある。

【0043】以上のように、この実施の形態1によれば、半導体集積回路が、低しきい値のMOSトランジスタとを用いて形成されたマクロセルから構成されているので、低しきい値のMOSトランジスタを用いて形成されたCMOS論理回路と、高しきい値のMOSトランジスタを用いて形成されたCMOS論理回路と、高しきい値のMOSトランジスタを用いて形成された電源制御回路とを接続する配線が従来より短くなり、半導体集積回路が誤動作を起こす恐れが小さくなる効果が得られる。

[0044] 実施の形態2. この発明の実施の形態2および後述するこの発明の実施の形態3では、実施の形態1の半導体集積回路として、CMOS論理回路並びに高 館位側および低電位側の電源制御回路が1個のマクロセ 50

ルを用いて形成され、CMOS論理回路が2入力NAND回路から成り、高電位側の電流制御回路が高しきい値のPMOSトランジスタ1個から成り、低電位側の電流制御回路が高しきい値のNMOSトランジスタ1個から成る回路(図7中の四角形で囲んだX部分に相当する回路)を形成した場合におけるマクロセルについて説明する。

[0045] 図2はこの発明の実施の形態2によるマクロセルの構成図である。図2において、11,12は低しきい値の第1,第2のPMOSトランジスタ(低しきい値のMOSトランジスタ)、13,14は低しきい値の第1,第2のNMOSトランジスタ(低しきい値のMOSトランジスタ)、15,16は第1,第2のPMOSトランジスタ11,12のゲート電極、17,18は第1,第2のNMOSトランジスタ13,14のゲート電極、19は第1,第2のPMOSトランジスタ11,12のソース又はドレインとして機能する拡散領域、20は第1,第2のNMOSトランジスタ13,14のソース又はドレインとして機能する拡散領域である。

【0046】また、21は高しきい値の電源制御用PM OSトランジスタ(高しきい値のMOSトランジス タ)、22は高しきい値の不使用PMOSトランジスタ (高しきい値のMOSトランジスタ)、23は高しきい 値の電源制御用NMOSトランジスタ(高しきい値のM OSトランジスタ)、24は高しきい値の不使用NMO Sトランジスタ(高しきい値のMOSトランジスタ)、 25は電源制御用PMOSトランジスタ21のゲート電 極、26は不使用PMOSトランジスタ22のゲート電 極、27は電源制御用NMOSトランジスタ23のゲー ト電極、28は不使用NMOSトランジスタ24のゲー ト電極、29は電源制御用PMOSトランジスタ21の ソース又はドレインとして機能する拡散領域、30は電 源制御用NMOSトランジスタ23のソース又はドレイ ンとして機能する拡散領域、31は高電位電源と接続し ている電源線、32は低電位電源と接続している電源線 である.

[0047] また、33~42は第1~第10の導電性配線、43はピアホールである。第1の導電性配線33は第1のPMOSトランジスタ11のゲート電極15と第1のNMOSトランジスタ13のゲート電極17とを接続する。第2の導電性配線34は第2のPMOSトランジスタ12のゲート電極16と第2のNMOSトランジスタ14のゲート電極18とを接続する。第3の導電性配線35は第1,第2のPMOSトランジスタ11,12のソース又はドレインとして機能する拡散領域19と第1,第2のNMOSトランジスタ13,14のソース又はドレインとして機能する拡散領域20とを接続する。第4の導電性配線36は電源制御用PMOSトランジスタ21のゲート電極25に接続する。第5の導電性配線37は電源制御用NMOSトランジスタ23のゲー

30

ト電極27に接続する。第6, 第7の導電性配線38, 39は第1, 第2のPMOSトランジスタ11, 12の ソース又はドレインとして機能する拡散領域19と電源 制御用PMOSトランジスタ21のソース又はドレイン として機能する拡散領域29とを接続する。

13

【0048】第8の導電性配線40は第1, 第2のNM OSトランジスタ13、14のソース又はドレインとし て機能する拡散領域20と電源制御用NMOSトランジ スタ23のソース又はドレインとして機能する拡散領域 30とを接続する。第9の導電性配線41は電源制御用 PMOSトランジスタ21のソース又はドレインとして 機能する拡散領域29と高電位電源と接続している電源 線31とを接続する。第10の導電性配線42は電源制 御用NMOSトランジスタ23のソース又はドレインと して機能する拡散領域30と低電位電源と接続している 電源線32とを接続する。第1の導電性配線33には2 入力NAND回路への一方の入力信号が入力し、第2の 導電性配線34には2入力NAND回路への他方の入力 信号が入力し、第3の導電性配線35には2入力NAN D回路からの出力信号が出力し、第4の導電性配線36 には電源制御用PMOSトランジスタ21のゲート電極 25への電源制御用のActive信号が入力し、第5 の導電性配線37には電源制御用NMOSトランジスタ 23のゲート電極27へのActiveパー信号が入力 する。図2中のA, B, Yは図7中のA, B, Yと対応 している。なお、図2には、図を簡略化するため、第1 ~第10の導電性配線33~42の上層に形成される配 線は図示していない。

[0049] この発明の実施の形態2のマクロセルで は、行方向(図2中のY方向)にゲート電極の位置を揃 えて配置された低しきい値のPMOSトランジスタおよ び低しきい値のNMOSトランジスタから成るトランジ スタペアが列方向(図2中のX方向)に2つ配置されて いる。すなわち、第1のPMOSトランジスタ11およ び第1のNMOSトランジスタ13から成るトランジス タペアと第2のPMOSトランジスタ12および第2の NMOSトランジスタ14から成るトランジスタペアと が列方向に配置されている。この2つのトランジスタペ アを用いて、2入力NAND回路から成るCMOS論理 回路が形成されている。

【0050】また、第1, 第2のPMOSトランジスタ 11, 12に隣接して、第1, 第2のPMOSトランジ スタ11、12のゲート電極15、16とゲート電極の 位置を揃えて、高しきい値のPMOSトランジスタが列 方向に2つ配置されている。すなわち、電源制御用PM OSトランジスタ21と不使用PMOSトランジスタ2 2とが列方向に配置されている。電源制御用PMOSト ランジスタ21を用いて、高しきい値のPMOSトラン ジスタ1個から成る高電位側の電流制御回路が形成され ている。

【0051】また、第1、第2のNMOSトランジスタ 13, 14に隣接して、第1, 第2のNMOSトランジ スタ13、14のゲート電極17、18とゲート電極の 位置を揃えて、高しきい値のNMOSトランジスタが列 方向に2つ配置されている。すなわち、電源制御用NM OSトランジスタ23と不使用NMOSトランジスタ2 4とが列方向に配置されている。電源制御用NMOSト ランジスタ23を用いて、高しきい値のPMOSトラン ジスタ1個から成る高電位側の電流制御回路が形成され ている。

【0052】以上のように、この実施の形態2によれ ば、マクロセルが、低しきい値のMOSトランジスタと 髙しきい値のMOSトランジスタとを用いて形成されて いるので、低しきい値のMOSトランジスタを用いて形 成されたCMOS論理回路と、高しきい値のMOSトラ ンジスタを用いて形成された電源制御回路とを接続する 配線が従来より短いため誤動作を起こす恐れが小さい半 導体集積回路を、このマクロセルを用いて容易に形成す ることができる効果が得られる。

【0053】実施の形態3. 図3はこの発明の実施の形 態3によるマクロセルの構成図である。図3において、 51は高電位電源線、52は低電位電源線、53~58 は第11~第16の導電性配線である。第11,第12 の導電性配線53,54は第1,第2のPMOSトラン ジスタ11、12のソース又はドレインとして機能する 拡散領域19と高電位電源線51とを接続する。第13 の導電性配線55は第1,第2のNMOSトランジスタ 13, 14のソース又はドレインとして機能する拡散領 域20と低電位電源線52とを接続する。第14,第1 5の導電性配線56,57は電源制御用PMOSトラン ジスタ21のソース又はドレインとして機能する拡散領 域29と高電位電源線51とを接続する。第16の導電 性配線58は電源制御用NMOSトランジスタ23のソ ース又はドレインとして機能する拡散領域30と低電位 電源線52とを接続する。その構成要素は、図2で同一 符号を付して示したものと同一あるいは同等であるた め、その詳細な説明は省略する。

【0054】以上のように、この実施の形態3によれ ば、マクロセルが、低しきい値のMOSトランジスタと 高しきい値のMOSトランジスタとを用いて形成されて 40 いるので、実施の形態2と同様の効果が得られる。ま た、高電位電源線および低電位電源線をそれぞれ他のマ クロセルの高電位電源線および低電位電源線に接続する ことにより、第1、第2のPMOSトランジスタ11, 12のソース又はドレインとして機能する拡散領域19 と電源制御用PMOSトランジスタ21のソース又はド レインとして機能する拡散領域29とを接続する部分の 配線、および第1, 第2のNMOSトランジスタ13, 14のソース又はドレインとして機能する拡散領域20

と電源制御用NMOSトランジスタ23のソース又はド

レインとして機能する拡散領域30とを接続する部分の 配線のインピーダンスが実施の形態1の場合より小さく なる効果が得られる。

【0055】実施の形態4.この発明の実施の形態4では、実施の形態2および実施の形態3のマクロセルを形成するための基本セルについて説明する。

【0056】図4はこの発明の実施の形態4による基本セルの構成図である。図4において、61,62は低しきい値の第1,第2のPMOSトランジスタ(低しきい値のMOSトランジスタ)、63,64は低しきい値の第1,第2のNMOSトランジスタ(低しきい値のMOSトランジスタ61,62のゲート電極、67,68は第1,第2のNMOSトランジスタ63,64のゲート電極、69は第1,第2のPMOSトランジスタ61,62のソース又はドレインとして機能する拡散領域である。

【0057】また、71、72は高しきい値の第3、第4のPMOSトランジスタ(高しきい値のMOSトランジスタ)、73、74は高しきい値の第3、第4のNMOSトランジスタ(高しきい値のMOSトランジスタ)、75、76は第3、第4のPMOSトランジスタ71、72のゲート電極、77、78は第3、第4のNMOSトランジスタ73、74のゲート電極、79は第3、第4のPMOSトランジスタ71、72のソース又はドレインとして機能する拡散領域、80は第3、第4のNMOSトランジスタ73、74のソース又はドレインとして機能する拡散領域である。

【0058】この発明の実施の形態4の基本セルでは、行方向(図4中のY方向)にゲート電極の位置を揃えて配置された低しきい値のPMOSトランジスタおよび低しきい値のNMOSトランジスタから成るトランジスタペアが列方向(図4中のX方向)に2つ配置されている。すなわち、第1のPMOSトランジスタ61および第1のNMOSトランジスタ63から成るトランジスタペアと第2のPMOSトランジスタ62および第2のNMOSトランジスタ64から成るトランジスタペアとが列方向に配置されている。

[0059] また、第1,第2のPMOSトランジスタ61,62に隣接して、第1,第2のPMOSトランジスタ61,62のゲート電極65,66とゲート電極の位置を揃えて、高しきい値のPMOSトランジスタが列方向に2つ配置されている。すなわち、第3のPMOSトランジスタ71と第4のPMOSトランジスタ72とが列方向に配置されている。

【0060】また、第1, 第2のNMOSトランジスタ 63, 64に隣接して、第1, 第2のNMOSトランジ スタ63, 64のゲート電極67, 68とゲート電極の 位置を揃えて、高しきい値のNMOSトランジスタが列 50

方向に2つ配置されている。すなわち、第3のNMOSトランジスタ73と第4のNMOSトランジスタ74とが列方向に配置されている。

【0061】要するに、この発明の実施の形態4の基本セルでは、行方向にゲート電極の位置を揃えて順に配置された高しきい値のPMOSトランジスタ、低しきい値のPMOSトランジスタ、低しきい値のNMOSトランジスタおよび高しきい値のNMOSトランジスタから成るトランジスタ群が列方向に2つ配置されている。すなわち、第3のPMOSトランジスタ71、第1のPMOSトランジスタ61、第1のNMOSトランジスタ63 および第3のNMOSトランジスタ72、第2のPMOSトランジスタ62、第2のNMOSトランジスタ64および第4のNMOSトランジスタ74から成るトランジスタ群とが列方向に配置されている。

【0062】以上のように、この実施の形態4によれ は、基本セルが、低しきい値のMOSトランジスタと高 しきい値のMOSトランジスタとから構成されているの で、低しきい値のMOSトランジスタで形成されたCM OS論理回路と、高しきい値のMOSトランジスタで形 成された電源制御回路とを接続する配線が従来より短い ため誤動作を起こす恐れが小さい半導体集積回路を容易 に形成することができるマクロセルを、この基本セルを 用いて容易に形成することができる効果が得られる。ま た、この実施の形態4によれば、基本セルが、行方向に ゲート電極の位置を揃えて順に配置された1つの高しき い値のMOSトランジスタ、2つの低しきい値のMOS トランジスタおよび1つの高しきい値のMOSトランジ スタから成るトランジスタ群を列方向に2つ配置して構 成されているので、この基本セルを用いてマクロセルを 形成する際に、高しきい値のMOSトランジスタが列方 向に配置している領域の高しきい値のMOSトランジス 夕を使用しない場合には、その領域を配線領域として用 いることができる効果が得られる。

【0063】実施の形態5.この発明の実施の形態5および後述するこの発明の実施の形態6では、実施の形態4の基本セルをマトリクス状に配置した構成のトランジスタアレイについて説明する。

【0064】図5はこの発明の実施の形態5によるトランジスタアレイの構成図である。図5において、81~84は第1~第4の基本セル(基本セル)である。その構成要素は、図4で同一符号を付して示したものと同一あるいは同等であるため、その詳細な説明は省略する。

【0065】この発明の実施の形態5のトランジスタアレイでは、基本セルが、行方向に隣接する2つの基本セルのうちの一方の基本セルの高しきい値のPMOSトランジスタと他方の基本セルの高しきい値のNMOSトランジスタとが対向するようにマトリクス状に配置されている。すなわち、第1~第4の基本セル81~84が、

第1の基本セル81の第3,第4のPMOSトランジスタ71,72と第2の基本セル82の第3,第4のNMOSトランジスタ73,74とが対向し、第3の基本セル83の第3,第4のPMOSトランジスタ71,72と第4の基本セル84の第3,第4のNMOSトランジスタ73,74とが対向するようにマトリクス状に配置されている。

【0066】以上のように、この実施の形態5によれば、トランジスタアレイが、基本セルを、行方向に隣接する2つの基本セルのうちの一方の基本セルの高しきい値のPMOSトランジスタと他方の基本セルの高しきい値のNMOSトランジスタとが対向するようにマトリクス状に配置して構成されているので、高しきい値のPMOSトランジスタおよび高しきい値のNMOSトランジスタを用いて形成される電源制御回路が効率的に配置されている小面積の半導体集積回路を、このトランジスタアレイを用いて容易に形成することができる効果が得られる。

【0067】実施の形態6. 図6はこの発明の実施の形態6によるトランジスタアレイの構成図である。図6に 20 おいて、91~94は第1~第4の基本セル(基本セル)である。その構成要素は、図4で同一符号を付して示したものと同一あるいは同等であるため、その詳細な説明は省略する。

【0068】この発明の実施の形態6のトランジスタアレイでは、基本セルが、行方向に隣接する2つの基本セルのうちの一方の基本セルの高しきい値のPMOSトランジスタと他方の基本セルの高しきい値のPMOSトランジスタとが対向するようにマトリクス状に配置されている。すなわち、第1~第4の基本セル91~94が、第1の基本セル91の第3,第4のPMOSトランジスタ71,72と第2の基本セル92の第3,第4のPMOSトランジスタ71,72と第4の基本セル94の第3,第4のPMOSトランジスタ71,72とが対向するようにマトリクス状に配置されている。

【0069】以上のように、この実施の形態6によれば、トランジスタアレイが、基本セルを、行方向に隣接する2つの基本セルのうちの一方の基本セルの高しきい値のPMOSトランジスタと他方の基本セルの高しきい値のPMOSトランジスタとが対向するようにマトリクス状に配置して構成されているので、行方向に隣接する2つの基本セルのうちの一方の基本セルの高しきい値のPMOSトランジスタと他方の基本セルの高しきい値のPMOSトランジスタとが同一ウェルに形成され行方向に隣接する2つの基本セルの間隔が小さい小面積の半導体集積回路を、このトランジスタアレイを用いて容易に形成することができる効果が得られる。

[0070] 実施の形態7. この発明の実施の形態7で 50

は、実施の形態1の半導体集積回路、実施の形態2および実施の形態3のマクロセル、実施の形態4の基本セルにおいて、高しきい値のMOSトランジスタが、低しきい値のMOSトランジスタよりゲート長が大きい場合について説明する。

【0071】しきい値が同じMOSトランジスタでは、 ゲート長が大きい程、リーク電流は小さい。

【0072】従って、実施の形態1の半導体集積回路において、高しきい値のMOSトランジスタが、低しきい値のMOSトランジスタよりゲート長が大きい場合、実施の形態1と同様の効果が得られると共に、非動作時における半導体集積回路のリーク電流が小さくなる効果が得られる。

[0073] また、実施の形態2および実施の形態3のマクロセルにおいて、高しきい値のMOSトランジスタが、低しきい値のMOSトランジスタよりゲート長が大きい場合、実施の形態2および実施の形態3と同様の効果が得られると共に、非動作時におけるリーク電流が小さい半導体集積回路を、このマクロセルを用いて容易に形成することができる効果が得られる。

【0074】また、実施の形態4の基本セルにおいて、高しきい値のMOSトランジスタが、低しきい値のMOSトランジスタが、低しきい値のMOSトランジスタよりゲート長が大きい場合、実施の形態4と同様の効果が得られると共に、非動作時におけるリーク電流が小さい半導体集積回路を容易に形成することができるマクロセルを、この基本セルを用いて容易に形成することができる効果が得られる。

【0075】実施の形態8.この発明の実施の形態8では、実施の形態1の半導体集積回路、実施の形態2およ30 び実施の形態3のマクロセル、実施の形態4の基本セル、実施の形態5,実施の形態6のトランジスタアレイにおいて、高しきい値のMOSトランジスタの代わりに、低しきい値のMOSトランジスタよりゲート長が大きい、他の低しきい値のMOSトランジスタを用いた場合において開明する。以下、実施の形態1から実施の形態6において用いた低しきい値のMOSトランジスタを低しきい値の第MのMOSトランジスタとし、実施の形態1から実施の形態6において用いた高しきい値のMOSトランジスタの代わりに用いた低しきい値のMOSトランジスタを低しきい値の第NのMOSトランジスタを低しきい値の第NのMOSトランジスタとして説明する。

【0076】しきい値が同じMOSトランジスタでは、 ゲート長が大きい程、リーク電流は小さい。

【0077】従って、実施の形態1の半導体集積回路において、高しきい値のMOSトランジスタの代わりに、低しきい値の第MのMOSトランジスタよりゲート長が大きい低しきい値の第NのMOSトランジスタを用いた場合、半導体集積回路が、低しきい値の第MのMOSトランジスタと低しきい値の第NのMOSトランジスタとを用いて形成されたマクロセルから構成されているの

で、第MのMOSトランジスタを用いて形成されたCM OS 論理回路と、第NのMOSトランジスタを用いて形成された電源制御回路とを接続する配線が従来より短くなり、半導体集積回路が誤動作を起こす恐れが小さくなる効果が得られる。また、非動作時における半導体集積回路のリーク電流が小さくなる効果が得られる。

【0078】また、実施の形態2および実施の形態3のマクロセルにおいて、高しきい値のMOSトランジスタの代わりに、低しきい値の第MのMOSトランジスタよりゲート長が大きい低しきい値の第NのMOSトランジスタを用いた場合、マクロセルが、低しきい値の第MのMOSトランジスタと低しきい値の第NのMOSトランジスタとを用いて形成されているので、第MのMOSトランジスタを用いて形成されたCMOS論理回路と、第NのMOSトランジスタを用いて形成された電源制御回路とを接続する配線が従来より短いため誤動作を起こす恐れが小さい半導体集積回路を、このマクロセルを用いて容易に形成することができる効果が得られる。また、非動作時におけるリーク電流が小さい半導体集積回路を、このマクロセルを用いて容易に形成することができる効果が得られる。

【0079】また、実施の形態4の基本セルにおいて、 高しきい値のMOSトランジスタの代わりに、低しきい 値の第MのMOSトランジスタよりゲート長が大きい低 しきい値の第NのMOSトランジスタを用いた場合、基 本セルが、低しきい値の第MのMOSトランジスタと低 しきい値の第NのMOSトランジスタとから構成されて いるので、第MのMOSトランジスタで形成されたCM OS論理回路と、第NのMOSトランジスタで形成され た電源制御回路とを接続する配線が従来より短いため誤 動作を起こす恐れが小さい半導体集積回路を容易に形成 することができるマクロセルを、この基本セルを用いて 容易に形成することができる効果が得られる。また、基 本セルが、行方向にゲート電極の位置を揃えて順に配置 された1つの低しきい値の第NのMOSトランジスタ、 2つの低しきい値の第MのMOSトランジスタおよび1 つの低しきい値の第NのMOSトランジスタから成るト ランジスタ群を列方向に2つ配置して構成されているの で、この基本セルを用いてマクロセルを形成する際に、 第MのMOSトランジスタが列方向に配置している領域 の第MのMOSトランジスタを使用しない場合には、そ の領域を配線領域として用いることができる効果が得ら れる。また、非動作時におけるリーク電流が小さい半導 体集積回路を容易に形成することができるマクロセル を、この基本セルを用いて容易に形成することができる 効果が得られる。また、高しきい値のMOSトランジス 夕を形成する必要がないため、基本セルを形成する際に 用いるマスクの枚数が削減でき、基本セルを形成する際 のコストを安くできる効果が得られる。

【0080】また、実施の形態5のトランジスタアレイ

において、高しきい値のMOSトランジスタの代わりに、低しきい値の第MのMOSトランジスタよりゲート長が大きい低しきい値の第NのMOSトランジスタを用いた場合、トランジスタアレイが、基本セルを、行方向に隣接する2つの基本セルのうちの一方の基本セルの低しきい値の第NのPMOSトランジスタと他方の基本セルの低しきい値の第NのNMOSトランジスタとがありするようにマトリクス状に配置して構成されているので、第NのPMOSトランジスタおよび第NのNMOSトランジスタを用いて形成される電源制御回路が効率的に配置されている小面積の半導体集積回路を、このトランジスタアレイを用いて容易に形成することができる効果が得られる。

【0081】また、実施の形態6のトランジスタアレイ において、高しきい値のMOSトランジスタの代わり に、低しきい値の第MのMOSトランジスタよりゲート 長が大きい低しきい値の第NのMOSトランジスタを用 いた場合、トランジスタアレイが、基本セルを、行方向 に隣接する2つの基本セルのうちの一方の基本セルの低 しきい値の第NのPMOSトランジスタと他方の基本セ 20 ルの低しきい値の第NのPMOSトランジスタとが対向 するようにマトリクス状に配置して構成されているの で、行方向に隣接する2つの基本セルのうちの一方の基 本セルの第NのPMOSトランジスタと他方の基本セル の第NのPMOSトランジスタとが同一ウェルに形成さ れ行方向に隣接する2つの基本セルの間隔が小さい小面 積の半導体集積回路を、このトランジスタアレイを用い. て容易に形成することができる効果が得られる。

[0082]

50

【発明の効果】以上のように、この発明によれば、半導体集積回路を、低しきい値のMOSトランジスタよりしきい値が高い高しきい値のMOSトランジスタとを用いて形成されたマクロセルから構成されるように構成したので、半導体集積回路が誤動作を起こす恐れが小さくなる効果がある。【0083】この発明によれば、マクロセルを、低しきい値のMOSトランジスタとこの低しきい値のMOSトランジスタともりしきい値が高い高しきい値のMOSトランジスタとを用いて形成されるように構成したので、誤動作を起こす恐れが小さい半導体集積回路を、このマクロセルを用いて容易に形成することができる効果がある。

【0084】この発明によれば、基本セルを、低しきい値のMOSトランジスタとこの低しきい値のMOSトランジスタよりしきい値が高い高しきい値のMOSトランジスタとから構成されるように構成したので、誤動作を起こす恐れが小さい半導体集積回路を容易に形成することができるマクロセルを、この基本セルを用いて容易に形成することができる効果がある。

【0.085】この発明によれば、基本セルを、行方向に

ゲート電極の位置を揃えて順に配置された、1または複数の高しきい値のMOSトランジスタ、1または複数の低しきい値のMOSトランジスタおよび1または複数の高しきい値のMOSトランジスタから成るトランジスタ群を列方向に複数配置して構成されるように構成したので、この基本セルを用いてマクロセルを形成する際に、高しきい値のMOSトランジスタが列方向に配置している領域の高しきい値のMOSトランジスタを使用しない場合には、その領域を配線領域として用いることができる効果がある。

【0086】この発明によれば、トランジスタアレイを、行方向にゲート電極の位置を揃えて順に配置された、低しきい値のMOSトランジスタよりしきい値が高い1または複数の高しきい値のMOSトランジスタおいはまたは複数の低しきい値のMOSトランジスタおいのでは複数の高しきい値のNMOSトランジスタが高いまたは複数の高しきい値のNMOSトランジスタが高いられたは複数の高しきい値のPMOSトランジスタが高いを、行方向に隣接する2つの基本セルのうちの一方の基本セルの高しきい値のPMOSトランジスタとが対対は、またであるようにマトリクス状に配置して構成されるように対したので、小面積の半導体集積回路を、このトランジスタアレイを用いて容易に形成することができる効果が得られる。

【0087】この発明によれば、トランジスタアレイ を、行方向にゲート電極の位置を揃えて順に配置され た、低しきい値のMOSトランジスタよりしきい値が高 い1または複数の高しきい値のPMOSトランジスタ、 1または複数の低しきい値のMOSトランジスタおよび 低しきい値のMOSトランジスタよりしきい値が高い1 または複数の高しきい値のNMOSトランジスタから成 るトランジスタ群を列方向に複数配置した構成の基本セ ルを、行方向に隣接する2つの基本セルのうちの一方の 基本セルの高しきい値のPMOSトランジスタと他方の 基本セルの高しきい値のPMOSトランジスタとが対向 するか、あるいは行方向に隣接する2つの基本セルのう ちの一方の基本セルの高しきい値のNMOSトランジス タと他方の基本セルの高しきい値のNMOSトランジス 夕とが対向するようにマトリクス状に配置して構成され るように構成したので、小面積の半導体集積回路を、こ のトランジスタアレイを用いて容易に形成することがで きる効果が得られる。

【0088】この発明によれば、半導体集積回路を、低しきい値のMOSトランジスタとこの低しきい値のMOSトランジスタよりしきい値が高くかつゲート長が大きい高しきい値のMOSトランジスタとを用いて形成されたマクロセルから構成され、CMOS論理回路が低しきい値のMOSトランジスタを用いて形成され、電源制御回路が高しきい値のMOSトランジスタを用いて形成さ

れるように構成したので、低しきい値のMOSトランジスタを用いて形成されたCMOS論理回路と、高しきい値のMOSトランジスタを用いて形成された電源制御回路とを接続する配線が従来より短くなり、半導体集積回路が誤動作を起こす恐れが小さくなる効果がある。また、非動作時における半導体集積回路のリーク電流が小さくなる効果がある。

【0089】この発明によれば、マクロセルを、低しき い値のMOSトランジスタとこの低しきい値のMOSト ランジスタよりしきい値が高くかつゲート長が大きい高 10 しきい値のMOSトランジスタとを用いて形成され、C MOS論理回路が低しきい値のMOSトランジスタを用 いて形成され、電源制御回路が高しきい値のMOSトラ ンジスタを用いて形成されるものとして構成したので、 低しきい値のMOSトランジスタを用いて形成されたC MOS論理回路と、高しきい値のMOSトランジスタを 用いて形成された電源制御回路とを接続する配線が従来 より短いため誤動作を起こす恐れが小さい半導体集積回 路を、このマクロセルを用いて容易に形成することがで きる効果がある。また、非動作時におけるリーク電流が 小さい半導体集積回路を、このマクロセルを用いて容易 に形成することができる効果がある。

【0090】この発明によれば、基本セルを、低しきい 値のMOSトランジスタとこの低しきい値のMOSトラ ンジスタよりしきい値が高くかつゲート長が大きい高し きい値のMOSトランジスタとから構成され、CMOS **論理回路が低しきい値のMOSトランジスタを用いて形** 成され、電源制御回路が高しきい値のMOSトランジス 夕を用いて形成されるものとして構成したので、低しき い値のMOSトランジスタで形成されたCMOS論理回 路と、高しきい値のMOSトランジスタで形成された電 源制御回路とを接続する配線が従来より短いため誤動作 を起こす恐れが小さい半導体集積回路を容易に形成する ことができるマクロセルを、この基本セルを用いて容易 に形成することができる効果がある。また、非動作時に おけるリーク電流が小さい半導体集積回路を容易に形成 することができるマクロセルを、この基本セルを用いて 容易に形成することができる効果がある。

【0091】この発明によれば、半導体集積回路を、低しきい値の第MのMOSトランジスタとこの第MのMOSトランジスタよりゲート長が大きい低しきい値の第NのMOSトランジスタとを用いて形成されたマクロセルから構成され、CMOS論理回路が第MのMOSトランジスタを用いて形成され、電源制御回路が第NのMOSトランジスタを用いて形成されるように構成したので、第MのMOSトランジスタを用いて形成されたCMOS論理回路と、第NのMOSトランジスタを用いて形成されたにMOSにもでは源制御回路とを接続する配線が従来より短くなり、半導体集積回路が誤動作を起こす恐れが小さくなる

リーク電流が小さくなる効果がある。

【0092】この発明によれば、マクロセルを、低しきい値の第MのMOSトランジスタとこの第MのMOSトランジスタよりゲート長が大きい低しきい値の第NのMOSトランジスタとを用いて形成され、CMOS論理回路が第MのMOSトランジスタを用いて形成され、館でであるものとして構成したので、第MのMOSトランジスタを用いて形成されたCMOS論理回路と、第NのMOSトランジスタを用いて形成された電源制御回路とを接続する配線が従来より短いため誤動作を起こす恐れが小さい半導体集積回路を、このマクロセルを用いて容易に形成することができる効果がある。

【0093】この発明によれば、基本セルを、低しきい 値の第MのMOSトランジスタとこの第MのMOSトラ ンジスタよりゲート長が大きい低しきい値の第NのMO Sトランジスタとから構成され、CMOS論理回路が第 MのMOSトランジスタを用いて形成され、電源制御回 路が第NのMOSトランジスタを用いて形成されるもの として構成したので、第MのMOSトランジスタで形成 されたCMOS論理回路と、第NのMOSトランジスタ で形成された電源制御回路とを接続する配線が従来より 短いため誤動作を起こす恐れが小さい半導体集積回路を 容易に形成することができるマクロセルを、この基本セ ルを用いて容易に形成することができる効果がある。ま た、非動作時におけるリーク電流が小さい半導体集積回 路を容易に形成することができるマクロセルを、この基 本セルを用いて容易に形成することができる効果があ る。また、高しきい値のMOSトランジスタを形成する 必要がないため、基本セルを形成する際に用いるマスク の枚数が削減でき、基本セルを形成する際のコストを安 くできる効果がある。

【0094】この発明によれば、基本セルを、行方向にゲート電極の位置を揃えて順に配置された、1または複数の第NのMOSトランジスタ、1または複数の第MのMOSトランジスタおよび1または複数の第NのMOSトランジスタから成るトランジスタ群を列方向に複数配置して構成されるように構成したので、この基本セルを40用いてマクロセルを形成する際に、第NのMOSトランジスタが列方向に配置している領域の第NのMOSトランジスタを使用しない場合には、その領域を配線領域として用いることができる効果がある。

【0095】この発明によれば、トランジスタアレイを、行方向にゲート電極の位置を揃えて順に配置された、第MのMOSトランジスタよりゲート長が大きい1または複数の低しきい値の第NのPMOSトランジスタ、1または複数の低しきい値の第MのMOSトランジスタおよび第MのMOSトランジスタよりゲート長が大 50

きい1または複数の低しきい値の第NのNMOSトランジスタから成るトランジスタ群を列方向に複数配置した 構成の基本セルを、行方向に隣接する2つの基本セルの うちの一方の基本セルの第NのPMOSトランジスタとが対向 するようにマトリクス状に配置して構成され、CMOS 論理回路が第MのMOSトランジスタを用いて形成され、電源制御回路が第NのPMOSトランジスタもよび 第NのNMOSトランジスタを用いて形成されるものと して構成したので、第NのPMOSトランジスタおよび 第NのNMOSトランジスタを用いて形成されるものと して構成したので、第NのPMOSトランジスタが 第NのNMOSトランジスタを用いて形成される電源制 御回路が効率的に配置されている小面積の半導体集積回 路を、このトランジスタアレイを用いて容易に形成する ことができる効果がある。

24

【0096】この発明によれば、行方向にゲート電極の 位置を揃えて順に配置された、第MのMOSトランジス タよりゲート長が大きい1または複数の低しきい値の第 NのPMOSトランジスタ、1または複数の低しきい値 の第MのMOSトランジスタおよび第MのMOSトラン ジスタよりゲート長が大きい1または複数の低しきい値 の第NのNMOSトランジスタから成るトランジスタ群 を列方向に複数配置した構成の基本セルを、行方向に隣 接する2つの基本セルのうちの一方の基本セルの第Nの PMOSトランジスタと他方の基本セルの第NのPMO Sトランジスタとが対向するか、あるいは行方向に隣接 する2つの基本セルのうちの一方の基本セルの第NのN MOSトランジスタと他方の基本セルの第NのNMOS トランジスタとが対向するようにマトリクス状に配置し て構成され、CMOS論理回路が第MのMOSトランジ スタを用いて形成され、電源制御回路が第NのPMOS トランジスタおよびまたは第NのNMOSトランジスタ を用いて形成されるものとして構成したので、行方向に 隣接する2つの基本セルのうちの一方の基本セルの第N のPMOSトランジスタと他方の基本セルの第NのPM OSトランジスタとが同一ウェルに形成され行方向に隣 接する2つの基本セルの間隔が小さい小面積の半導体集 **積回路を、このトランジスタアレイを用いて容易に形成** することができる効果がある。

【図面の簡単な説明】

30

【図1】 この発明の実施の形態1による半導体集積回 路の構成図である。

【図2】 この発明の実施の形態2によるマクロセルの構成図である。

【図3】 この発明の実施の形態3によるマクロセルの 構成図である。

[図4] この発明の実施の形態4による基本セルの構成図である。

【図5】 この発明の実施の形態5によるトランジスタアレイの構成図である。

【図6】 この発明の実施の形態6によるトランジスタ

アレイの構成図である。

MT-CMOS回路の回路図である。 【図7】

従来の半導体集積回路の構成図である。 【図8】

特開平8-18021号公報に示された、従 【図9】 来の半導体集積回路の構成図である。


【図10】 従来のマクロセルの構成図である。

【図11】 従来の高しきい値MOSトランジスタ回路 の構成図である。

【符号の説明】

OSトランジスタ(低しきい値のMOSトランジス タ)、12,62 低しきい値の第2のPMOSトラン ジスタ (低しきい値のMOSトランジスタ)、13,6 3 低しきい値の第1のNMOSトランジスタ(低しき い値のMOSトランジスタ)、14,64低しきい値の 第2のNMOSトランジスタ(低しきい値のMOSトラ ンジスタ)、21 高しきい値の電源制御用PMOSト


【図1】




4:マクロセル


ランジスタ(高しきい値のMOSトランジスタ)、22 高しきい値の不使用PMOSトランジスタ(高しきい 値のMOSトランジスタ)、23 高しきい値の電源制 御用NMOSトランジスタ(高しきい値のMOSトラン ジスタ)、24 高しきい値の不使用NMOSトランジ スタ (高しきい値のMOSトランジスタ)、71 高し きい値の第3のPMOSトランジスタ(高しきい値のM OSトランジスタ)、72 高しきい値の第4のPMO Sトランジスタ(高しきい値のMOSトランジスタ)、 4 マクロセル、 $1\,1$, $6\,1$ 低しきい値の第 $1\,0\,P\,M\,10\,7\,3\,$ 高しきい値の第 $3\,0\,N\,M\,O\,S\,$ トランジスタ(高し きい値のMOSトランジスタ)、74高しきい値の第4 のNMOSトランジスタ(高しきい値のMOSトランジ スタ)、81,91 第1の基本セル(基本セル)、8 2, 92 第2の基本セル(基本セル)、83,93 第3の基本セル (基本セル)、84,94 第4の基本 セル(基本セル)。


[図2]



、IGの不作泉PMOSトラングスタ(高し合い他のMOSトラ ジスタ(みしきい住のMOSトランジスタ) Kし合い値の不使用NMOSトランジスタ(高しきい位のMOSトランジス







(図11)

